Mendeley
TY  _  JOUR
ID  -  13940909141614699
TI  -  تنظیم‌کننده ولتاژ با افت کم CMOS با کنترل تطبیقی ترانزیستور عبوری
JO  -  فصلنامه مهندسی برق و مهندسی کامپيوتر ايران
JA  -  ES
LA  -  fa
SN  -  16823745
AU  -  قراغان‌آبادی فریما
AU  -  صابرکاري عليرضا
AD  -  دانشگاه گیلان
AD  -  دانشگاه گیلان
Y1  -  2015
PY  -  2015
VL  -  3
IS  -  13
SP  -  143
EP  -  150
KW  -  ترانزیستور عبوری
تنظیم‌کننده ولتاژ با افت کم (LDO)
جریان خاموشی
مدیریت توان
DO  -  
N2  -  در این مقاله یک تنظیم‌کننده ولتاژ با افت کم (LDO) با قابلیت کار هم با خازن درون‌تراشه‌ای و هم برون‌تراشه‌ای و با جریان خاموشی پایین معرفی شده كه در آن با توجه به میزان جریان بار، اندازه ترانزیستور عبوری به صورت تطبیقی کنترل می‌شود. ترانزیستور عبوری در ساختار مدار پیشنهادی به ازای جریان‌های بار پایین اندازه بسیار کوچک‌تری نسبت به جریان‌های بار زیاد داشته و تنظیم‌کننده بین دو ساختار دوطبقه در جریان بار کم، و سه‌طبقه در جریان بار زیاد تغییر وضعیت می‌دهد. تنظیم‌کننده ولتاژ LDO پیشنهادی در تکنولوژی
 µm 35/0 CMOS برای ایجاد ولتاژ خروجی V 8/2 به ازای ولتاژ ورودی V 3 طراحی و شبیه‌سازی شده و قابلیت جریان‌دهی به بار در محدوده mA 0 تا mA 100 را به ازای خازن خروجی درون‌تراشه‌ای pF 100 دارد، در حالی که جریان خاموشی آن در شرایط بی‌باری فقط µA 5/7 است. بدون استفاده از تکنیک کنترل تطبیقی ترانزیستور عبوری، حداکثر میزان تغییرات ولتاژ خروجی به ازای تغییرات جریان بار از mA 0 تا mA 100 برابر mV 540 و مدت زمان گذار آن µs 11 بوده که با استفاده از تکنیک پیشنهادی این مقادیر به mV 280 و µs 5/6 کاهش می‌یابد. همچنین استفاده از ترانزیستور عبوری با اندازه کوچک در جریان‌های بار کم منجر به بهبود پایداری تنظیم‌کننده در مقایسه با ساختارهای متداول شده است.
UR  - rimag.ir/ar/Article/28131
L1  - rimag.ir/ar/Article/Download/28131
ER  -  
